TSMC dévoile sa feuille de route jusqu'en 2025 : cap sur le 2 nm
Publié le 20/06/2022 - Source : Tom's Hardware
Hier, TSMC a détaillé ses procédés de fabrication N3 (3 nm) et N2 (2 nm). Pour le N3, le fondeur met en avant sa stratégie FinFlex. Celle-ci offre aux concepteurs de puces plus de flexibilité afin qu’ils puissent plus facilement optimiser les performances, la puissance et la taille de leurs produits. Le 2 nm marquera la transition vers une toute nouvelle plateforme technologique synonyme de transistors nanosheet (GAAFET).
Le principe des transistors GAAFET consiste en des canaux entourés de grilles afin de réduire les fuites. Ces canaux peuvent être élargis pour augmenter la puissance et améliorer les performances ou, au contraire, rétrécis pour minimiser la consommation d’énergie. L’alimentation s’effectue par le biais d’un système baptisé BEOL (back-end-of-line).
N3
La classe 3 nm englobe cinq nœuds en tout. Le nœud principal est le N3 dont la production en volume doit débuter dans le courant de l’année. Les N3E et N3P amélioreront le ratio performance / watt. Le N3S offrira une meilleure densité de transistors tandis que le N3X autorisera des tensions plus élevées. Tous ces nœuds de gravure mènent à 2024 voire 2025 pour le dernier.
Nœuds
N3 vs N5
N3E vs N5
Augmentation fréquence à puissance identique
+10 % ~ 15 %
+18 %
Réduction consommation à fréquence identique
-25 % ~ -30 %
-34 %
Augmentation densité logique
1,6x
1,7x
Début production de masse
S2 2022
T2/T3 2023
Par ailleurs, la fonctionnalité FinFlex vise à accroître la flexibilité en accordant aux concepteurs de puces plus de choix pour chaque bloc ; c’est une sorte de boîte à outils à transistors en quelque sorte. Les transistors FinFET 2-1 garantissent une surface réduite et une faible consommation d’énergie. À l’inverse, les FinFET 3-2 maximisent les performances au détriment de la surface et de la consommation. Bien sûr, ces différentes configurations FinFET s’ajoutent aux bibliothèques de blocs logiques pour une multitude de configurations.
N2
TSMC prévoit de graver en 2 nm à partir de 2025. Par rapport au N3E, le N2 doit délivrer des fréquences de 10 à 15 % supérieures à puissance et complexité égales ; une consommation d’énergie inférieure de 25 à 30 % à fréquence et nombre de transistors identiques. La densité n’augmentera en revanche que de 10 %.