Régulièrement, Raja Koduri partage des clichés de GPU Intel sur son compte Twitter. Hier, il a dévoilé une image d’un GPU Xe HPC à deux tiles.
Ce n’est pas la configuration maximale, puisqu’Intel prévoit de décliner ses GPU Xe HPC avec une tile, deux tiles ou quatre tiles. Les tiles communiquent entre elles grâce à la technologie EMIB (Embedded Multi-die Interconnect Bridge). Elles embarquerait 512 unités d’exécution. Selon les chiffres communiqués par Intel, une tile développe une performance FP32 de 10,588 TFLOPS.
HMB2E et 3D Xpoint ?
Ces puces MCM bénéficieraient de deux types de mémoire : de la mémoire HBM2E ou HBM3 combinée à un autre type de mémoire, peut-être de la 3D Xpoint, dans un rapport de 4/1.
Xe HPC ready for power on! 7 advanced silicon technologies in a single package Silicon engineers dream Thing of beauty @intelpic.twitter.com/RF8Prsy05f