Soitec et CEA-Leti travaillent sur la 3D

Soitec et CEA-Leti viennent de s’associer pour le développement de puces empilant les dies les uns sur les autres.

Wafer-sur-wafer

Les technologies développées porteront sur les wafers de 200 mm et 300 mm et permettront de réduire la taille des composants et leur consommation, tout en accroissant leurs performances. Au lieu d’agrandir la surface de la puce, les ingénieurs tentent d’empiler les dies en les connectant à l’aide de liens en cuivre. En pratique, cela permettra, entre autres, d'accroitre la capacité des puces mémoires par exemple.

Partenariat

Concrètement, Soitec apportera sa technologie Smart Stacking, qui permet une architecture 3D wafer-sur-wafer, et ses procédés de découpes, tandis que CEA-Leti sera un acteur important pour le développement de techniques permettant d’assembler et lier les couches entre elles.

Source : Soitec